AccelleraがSystemVerilog Mixed-Signal Interface Types Working Groupを設立

2024年2月7日 – AccelleraはSystemVerilog Mixed-Signal Interface Types（SystemVerilog MSI）Working Groupの設立を発表した。双方向ネットを含む異なるネットタイプの相互接続、変換、解決を可能にするSystemVerilog互換の言語拡張を文書化することを目的に活動する。

Accelleraの議長であるLu Daiは、「Accelleraは、電子製品開発の設計と検証の生産性を向上させるための標準の開発の機会を引き続き探しています。SystemVerilog MSI標準は、将来のVerilog-AMSおよびUVM-MS（以前のUVM-AMS）標準を使用するエンジニアが、アナログおよびミックスシグナルモデルをSystemVerilog設計に接続しやすくすることで、効率を向上させます。」と述べている。