技術ニュース Keysight、SOS Enterpriseを発表 分散した設計データを統合・管理してAI導入を支援
2026年2月10日 - Keysightは、半導体設計におけるエンタープライズ規模のAI導入を支援する新ソフトウェア「SOS Enterprise」を発表した。分散した設計データを統合し、ガバナンス・トレーサビリティ・コンプライアンスを自...
ニュース
技術ニュース 技術ニュース Cadence、フロントエンド設計・検証を自動化するAIエージェント ChipStack AI Super Agentを発表
2026年2月10日 - Cadenceは、フロントエンド設計と検証を自動化する「ChipStack AI Super Agent」を発表した。仕様や高位記述から設計・検証を自律生成する世界初のエージェント型AIワークフローを提供する。この...
技術ニュース CHIPS Alliance、2026年の方針を発表 エコシステムを成熟フェーズへ移行
2026年2月5日 - CHIPS Allianceは、オープンソースシリコンのエコシステムを「成熟フェーズ」へ移行させる方針を発表した。ガバナンス体制の刷新、Root of Trust（RoT）関連IPの強化、SystemVerilogツ...
技術ニュース AMIQ、半導体設計・検証におけるAIの正確性を向上させるDVT MCP Serverを発表
2026年1月27日 - AMIQ EDAは、AIエージェントが半導体設計・検証プロジェクトのコンパイル済みデータベースへアクセスできる新製品「DVT MCP Server」を発表した。これにより、AI生成コードの正確性をプロジェクトコンテ...
業界動向 Synopsys、プロセッサIP事業をGlobalFoundriesへ売却
2026年1月14日 - SynopsysはProcessor IP Solutions 事業を GlobalFoundries（GF）へ売却する最終合意に達したと発表した。売却対象には ARC-V（RISC‑V）、ARC CPU、DSP、...
技術ニュース Keysight、デバイスモデリング用機械学習ツールキットを発表
2026年1月15日 - Keysightは、デバイスモデリングとPDK開発を高速化するためのMachine Learning Toolkitを発表した。従来数週間かかっていたモデル開発・パラメータ抽出を数時間に短縮し、DTCO（Desig...
技術ニュース Aldec、VHDL/Verilog/Systemverilog混在デザインのルールセットをALINT-PROに追加
2025年1月14日 - Aldecは、RTL静的解析ツール「ALINT-PRO™ 2025.12」において、VHDLとVerilog/SystemVerilogが混在するデザイン向けの新しいデザインルールセットを追加したと発表した。これに...
技術ニュース Siemens、EDAソフトウェアにNVIDIAの生成AIモデルを統合
2026年1月6日 - SiemensはCES 2026において、産業用AIを軸とした大規模な技術発表を行い、NVIDIAとの協業拡大、AIネイティブEDAの導入、デジタルツイン統合ソフトウェア「Digital Twin Composer」...
技術ニュース Cadence、Microsoftと協業しLPDDR5Xを強化：データセンター向けECCソリューションを提供
2026年1月13日 - Cadenceは、データセンターやエンタープライズ向けに高信頼性を実現する業界初の「LPDDR5X 9600Mbps メモリIPシステムソリューション」を発表した。本ソリューションは、MicrosoftのRAIDD...
技術ニュース Rapidus、2nm世代の半導体設計を支援するAIツール群「Raads」を発表
2025年12月17日 - Rapidusは、2nm世代の半導体製造に向けたAI設計ツール群「Raads（Rapidus AI-Agentic Design Solution）」を発表した。LLMや機械学習を活用し、RTL生成からPPA予測...