技術ニュース Rapidus、2nm世代の半導体設計を支援するAIツール群「Raads」を発表
2025年12月17日 - Rapidusは、2nm世代の半導体製造に向けたAI設計ツール群「Raads（Rapidus AI-Agentic Design Solution）」を発表した。LLMや機械学習を活用し、RTL生成からPPA予測...
ニュース
技術ニュース 
技術ニュース VerilatorがUMV 2017をサポート
2025年11月24日 - CHIPS Alliance は、オープンソース RTL シミュレータ Verilator が UVM 2017-1.0 をパッチなしで完全にエラボレート可能になったと発表した。この成果は Antmicro と ...
技術ニュース AMIQ EDA、DVCon Europe 2025にてDVT IDEのAIベース機能を紹介
2025年10月14日 - AMIQ EDA は DVCon Europe 2025（ミュンヘン）にて、DVT IDE ファミリーを中心とした最新リリースに追加された AI ベース機能を公開する。AI Assistant と DVT のコン...
業界動向 Cadence、Veriforeを迎え日本市場で検証ソリューションを強化
2025年12月1日 - Cadenceは日本の検証サービス企業Veriforeを迎え入れ、EDAツール群と高品質なRTL検証ノウハウを融合させることで、日本市場を起点にグローバルな半導体設計・検証ソリューションを強化しようとしている。特に...
製品採用 Metanoia社、Cadence Tensilica ConnX 230 DSPを採用 — SDRプラットフォームの性能を飛躍的に向上
2025年3月24日 - 通信チップメーカーのMetanoia Communicationsは、次世代ソフトウェア定義無線（SDR）プラットフォームにCadenceのTensilica ConnX 230 DSPを採用した。この採用は、高性...
技術ニュース Accellera、UVM-MS 1.0 Standard をリリース — AMS/DMS 検証の統一化へ
この記事でわかることAccellera Systems Initiative は、デジタルとアナログを統合的に検証できる新標準 UVM-MS 1.0 をリリースした。本記事では、UVM-MS の技術的要点、MS Bridge の構造、そして...
製品採用 MediaTekがCadence Virtuoso StudioとSpectreX Simulatorを採用
2025年1月22日 - Cadenceは、MediaTekが2nmプロセス技術の開発において、CadenceのAI駆動型Virtuoso StudioとSpectre X SimulatorをNVIDIAの高速コンピューティングプラットフ...
技術ニュース AMIQ、DVT IDEにAI機能を追加
2024年10月15日 - ハードウェア設計・検証向けの統合開発環境（IDE）を提供するAMIQ EDA社が、人工知能（AI）および大規模言語モデル（LLM）技術を活用した新機能を搭載した最新IDEを発表した。新たに追加された「AIアシスタ...
技術ニュース AccelleraがPSS 3.0の承認を発表
Accelleraは、最新のPortable Test and Stimulus Standard（PSS）3.0の承認を発表した。PSS 3.0は、システムレベルの設計や検証エンジニアの生産性を向上させることを目指しており、さまざまなプラ...
技術ニュース Synopsys、Polaris Assistを発表 PolarisにAI を活用したセキュリティアシスト機能を追加
2024年4月30日 - SynopsysはPolarisにAIを活用したセキュリティアシスタント機能、Polaris Assistを追加したと発表した。Polaris AssistはLLMを用いたAI機能により、ソフトウェアの脆弱性の検出...