アナログ設計 Verilog-AMS
Verilog-AMS（Verilog Analog/Mixed-Signal）は、アナログ（Verilog-A）とデジタル（Verilog）を統合した HDL で、アナログ・ミックスドシグナル（AMS）回路の動作を一つのモデルで表現できる...
Semigic
アナログ設計 RTL設計 VHDL
VHDLは、強い型システムと厳密な文法を特徴とするハードウェア記述言語（HDL）で、FPGA・ASIC のデジタル回路設計に広く使われています。Verilog が“書きやすさ”を重視するのに対し、VHDL は“堅牢性・厳密性”を重視した言語...
RTL設計 Verilog
Verilog は、デジタル回路を記述するためのハードウェア記述言語（HDL）で、FPGA や ASIC の RTL 設計に広く使われています。C 言語に似たシンプルな文法で書けるため、ハードウェア初心者にも比較的入りやすい言語です。1. ...
RTL設計 SystemVerilog
SystemVerilog は、Verilog を大幅に拡張した 設計（Design）＋検証（Verification）を統合した HDL で、ASIC/FPGA 開発の事実上の標準言語です。特に検証分野では、SystemVerilog と...
RTL検証 UVM
UVM（Universal Verification Methodology）は、SystemVerilog のクラスベース機能を使って構築された 世界標準の検証フレームワークです。SoC の規模が巨大化し、RTL の複雑さが増す中で、従来...
業界動向 BrekerがAndy Stein氏を副社長に任命し、セールスリーダーシップを強化
2023年12月5日 - Brekerは、Andy Stein氏をワールドワイドセールス担当の副社長に任命したと発表した。Brekerの製品ポートフォリオは、大規模な半導体向けの機能検証プロセスにおける課題を解決するものであり、特にSyst...
業界動向 マクニカがSmart Eye社製AI搭載ドライバーモニタリングシステムの販売を開始
2023年12月06日 - マクニカは、スウェーデンのSmart Eye社が開発したAI搭載ドライバーモニタリングシステム「AIS」を日本で販売開始することを発表した。このシステムは、ドライバーの状態や行動をリアルタイムで検出し、眠気や注意...
技術ニュース cocotbが信頼性、生産性向上に向けてCIテストセットを整備
2023年11月1日 - cocotb（コルーチンベースのテストベンチ）の新しいCIテストセットを整備したことを公式HPで発表した。cocotbは、Pythonベースのテストベンチを使用してVerilogまたはVHDLデザインをテストするた...
技術ニュース AccelleraがIEEE 1666™-2023標準のSystemCのLRMがダウンロード可能になったと発表
2023年11月8日 - Accelleraは、IEEE 1666™-2023標準のSystemC言語のLRMが無料でダウンロード可能になったことを発表した。SystemC言語は、ハードウェアおよびソフトウェアをまたがるシステム設計と検証の...
製品採用 ワコムがAgnisysのIDesignSpec™をペン、タブレットのIP/ASIC開発に採用
2023年10月23日 - ネクストリーム社はAgnisys, Inc.が提供するIDesignSpec™がワコム社のペン・ディスプレイおよびタブレット市場でのIPやASIC開発に採用されたと発表した。IDesignSpecは、仕様からカス...