ロジック設計 非同期回路設計
システムの複雑化により、マルチクロック、マルチリセットの設計が増加している。しかし、異なるクロックドメイン、リセットドメイン間のデータの受け渡しは注意が必要となる。RTLシミュレーションと実機で挙動が異なり、意図しない動作を引き起こすためで...
Semigic
ロジック設計 
アナログ設計 UVM-MS 1.0
概要UVM-MSは、Universal Verification Methodology for Mixed-Signalの略で、UVM-MS 1.0としてAccelleraが標準化している。UVM-MSは、従来のUVMを拡張して、AMS/...
製品採用 Metanoia社、Cadence Tensilica ConnX 230 DSPを採用 — SDRプラットフォームの性能を飛躍的に向上
2025年3月24日 - 通信チップメーカーのMetanoia Communicationsは、次世代ソフトウェア定義無線（SDR）プラットフォームにCadenceのTensilica ConnX 230 DSPを採用した。この採用は、高性...
技術ニュース Accellera、UVM-MS 1.0 Standard をリリース — AMS/DMS 検証の統一化へ
この記事でわかることAccellera Systems Initiative は、デジタルとアナログを統合的に検証できる新標準 UVM-MS 1.0 をリリースした。本記事では、UVM-MS の技術的要点、MS Bridge の構造、そして...
製品採用 MediaTekがCadence Virtuoso StudioとSpectreX Simulatorを採用
2025年1月22日 - Cadenceは、MediaTekが2nmプロセス技術の開発において、CadenceのAI駆動型Virtuoso StudioとSpectre X SimulatorをNVIDIAの高速コンピューティングプラットフ...
技術ニュース AMIQ、DVT IDEにAI機能を追加
2024年10月15日 - ハードウェア設計・検証向けの統合開発環境（IDE）を提供するAMIQ EDA社が、人工知能（AI）および大規模言語モデル（LLM）技術を活用した新機能を搭載した最新IDEを発表した。新たに追加された「AIアシスタ...
技術ニュース AccelleraがPSS 3.0の承認を発表
Accelleraは、最新のPortable Test and Stimulus Standard（PSS）3.0の承認を発表した。PSS 3.0は、システムレベルの設計や検証エンジニアの生産性を向上させることを目指しており、さまざまなプラ...
技術ニュース Synopsys、Polaris Assistを発表 PolarisにAI を活用したセキュリティアシスト機能を追加
2024年4月30日 - SynopsysはPolarisにAIを活用したセキュリティアシスタント機能、Polaris Assistを追加したと発表した。Polaris AssistはLLMを用いたAI機能により、ソフトウェアの脆弱性の検出...
技術ニュース CadenceがPalladium Z3とProtium X3を発表
2024年4月17日 - CadenceはPalladium Z3とProtium X3を発表した。前バージョン（Palladium Z2、Protium X3）と比較して2倍以上のキャパシティ増加、1.5倍の高速化を実現しているとのこと。...
業界動向 SynopsysとNVIDIA、アクセラレートコンピューティング、AI、デジタルツインで協力関係を強化
2024年3月18日 - SynopsysとNVIDIAは、半導体開発におけるEDAツールのパフォーマンスの強化と次世代機能について発表した。1つ目はAI-DrivenなEDAツール（Synopsys VCS, Fusion Compile...