物理設計 IR Drop（電圧降下）
この記事で学べることIR Drop の正確な定義と発生メカニズムなぜ半導体設計で重要視されるのかStatic IR Drop / Dynamic IR Drop の違い実務フロー（RTL → P&R → Signoff）における位置づけIR...
Semigic
物理設計 物理設計 CTS（Clock Tree Synthesis）
この記事で学べることCTS（Clock Tree Synthesis）の基本概念なぜクロックツリーが必要なのか、その背景と目的クロックスキュー・インサーションディレイなどの重要指標実務での CTS の役割と設計フローとの関係よくある誤解や注...
物理設計 配置配線（P&R）
この記事で学べること配置配線（P&R）の全体像と役割Placement（配置）と Routing（配線）の基本概念P&R が設計品質（タイミング、面積、消費電力）に与える影響実務での P&R の流れと使用シーン誤解しやすいポイントと注意点関...
物理設計 STA（Static Timing Analysis）
この記事で学べることSTA（Static Timing Analysis）の基本概念なぜ STA が現代の半導体設計で必須なのかセットアップ／ホールドなどのタイミング指標の正しい理解STA が設計フローのどこで使われ、何を保証するのか実務で...
物理設計 フロアプラン
この記事で学べることフロアプラン（Floorplanning）の正確な定義なぜ物理設計において最初の重要ステップになるのかブロック配置、電源計画、配線リソースなどの基本概念実務での利用シーンと設計フローとの関係概要フロアプランとは、チップ内...
ロジック検証 テストベンチ
この記事で学べることテストベンチ（Testbench）の正確な定義テストベンチが必要とされる背景と役割テストベンチを構成する基本要素概要テストベンチ（Testbench）とは、RTL などの設計対象（DUT: Device Under Te...
ロジック検証 DirectテストとRandomテスト
この記事で学べることDirect テストと Random テストの正確な定義両者の目的・特徴・得意領域実務の検証フローでどのように使い分けるか誤解しやすいポイントと注意点検証戦略を設計するための基礎的な思考方法概要RTL 検証では、設計のバ...
技術ニュース VerilatorがUMV 2017をサポート
2025年11月24日 - CHIPS Alliance は、オープンソース RTL シミュレータ Verilator が UVM 2017-1.0 をパッチなしで完全にエラボレート可能になったと発表した。この成果は Antmicro と ...
技術ニュース AMIQ EDA、DVCon Europe 2025にてDVT IDEのAIベース機能を紹介
2025年10月14日 - AMIQ EDA は DVCon Europe 2025（ミュンヘン）にて、DVT IDE ファミリーを中心とした最新リリースに追加された AI ベース機能を公開する。AI Assistant と DVT のコン...
業界動向 Cadence、Veriforeを迎え日本市場で検証ソリューションを強化
2025年12月1日 - Cadenceは日本の検証サービス企業Veriforeを迎え入れ、EDAツール群と高品質なRTL検証ノウハウを融合させることで、日本市場を起点にグローバルな半導体設計・検証ソリューションを強化しようとしている。特に...