この記事で学べること
- DRC（Design Rule Check）の正確な定義
- DRC が必要となる背景と目的
- DRC が検証する代表的なルール
- 物理設計フローにおける DRC の位置づけ
- 実務での利用シーンと注意点
- 関連する専門用語の体系的理解
- 図解による DRC の全体像の把握
概要
DRC（Design Rule Check）とは、半導体のレイアウトデータが、ファウンドリ（製造メーカー）が定めた「設計ルール（Design Rules）」に従っているかを自動的に検証する工程です。
設計ルールとは、配線幅・配線間隔・層間距離・ビアサイズ・重ね合わせ量など、製造プロセスが安定して動作するために必要な幾何学的制約の集合です。
DRC は、物理設計の最終段階だけでなく、配置配線の途中でも繰り返し実行され、製造可能性（manufacturability）を保証するための最も基本的な検証です。
なぜ重要なのか
背景
半導体プロセスは微細化が進み、数 nm レベルの誤差が歩留まりに直結します。
そのため、ファウンドリは膨大な設計ルールを定義し、設計者はそれを厳密に守る必要があります。
目的
DRC の目的は以下の 3 点に集約されます。
- 製造可能性の保証（Manufacturability）
→ ルール違反があると、パターンが正しく形成されない可能性がある。 - 歩留まりの確保（Yield）
→ 微細化により、わずかな形状の乱れが不良率を上げる。 - 製造コストの最適化
→ DRC エラーを後工程で発見すると、修正コストが跳ね上がる。
基本概念の整理
Design Rule（設計ルール）
製造プロセスが安定して動作するために必要な幾何学的制約。
例：
- Metal1 の最小幅：40 nm
- Metal1 と Metal1 の最小間隔：40 nm
- Via1 の最小サイズ：30 nm
- Poly と Active のオーバーラップ量：20 nm
実務での意味：
→ ルールを守らないと、パターン欠損・ショート・オープンなどの不良が発生する。
DRC（Design Rule Check）
レイアウトが設計ルールに従っているかを自動検証する工程。
例：
- 配線間隔が最小値を下回っていないか
- ビアが正しい位置・サイズで配置されているか
- 層間の重ね合わせが十分か
実務での意味：
→ 製造可能性を保証するための最も基本的な物理検証。
DRC ルールの代表例
- Minimum Width（最小幅）
- Minimum Spacing（最小間隔）
- Enclosure（包囲量）
- Overlap（重ね合わせ）
- Density（密度ルール）
- Notch（ノッチ禁止）
- Antenna Rule（アンテナルール）
実務での具体的な利用シーン
配置配線ツール内でのインクリメンタル DRC
- P&R ツール（Innovus, ICC2 など）は、配置配線中に簡易 DRC を実行し、違反を最小化する。
サインオフ DRC
- 物理設計の最終段階で、ファウンドリ提供のルール deck を用いて厳密にチェック。
- ここでのエラーは製造不可につながるため、ゼロエラーが必須。
ECO時の再検証
- タイミング ECO や配線修正後に DRC を再実行し、影響範囲を確認。
IP 統合時の DRC
- 外部 IP（SRAM, PLL など）を統合する際、境界部の DRC を重点的に確認。
誤解しやすい点・注意点
「DRC が通れば製品は動く」は誤解
DRC はあくまで製造可能性のチェックであり、
電気的な正しさ（LVS）やタイミング（STA）を保証するものではない。
P&R ツールの DRC とサインオフ DRC は一致しない
- P&R 内部の DRC は簡易版
- サインオフ DRC はファウンドリのルール deck を忠実に実装
→ 最終判断は必ずサインオフ DRC
DRC エラーは後工程ほど修正コストが高い
- 配置配線中：容易
- サインオフ直前：困難
- GDS 提出後：致命的
DRC の位置づけ
flowchart LR
A[RTL] --> B[Synthesis]
B --> C[Floorplan]
C --> D[Placement]
D --> E[Routing]
E --> F[DRC Check]
F --> G[LVS / STA / Signoff]
%% DRCは物理設計の後半で製造可能性を確認する
DRC の基本構造（ルール → チェック → 結果）
flowchart TD
R[Design Rules] --> C[DRC Engine]
L[Layout Data] --> C
C --> O[Violation Report]
%% DRCエンジンはルールとレイアウトを入力として違反を出力する
関連する専門用語の整理
| 用語 | 説明 | 実務での意味 |
|---|---|---|
| Design Rule | 製造プロセスが要求する幾何学的制約 | これを守らないと製造不可 |
| DRC | 設計ルールに基づく自動検証 | 製造可能性の保証 |
| LVS | 回路図とレイアウトの一致検証 | 電気的な正しさの確認 |
| Density Rule | 配線密度の最小・最大制約 | CMP 歪み防止、歩留まり向上 |
| Antenna Rule | 配線長とゲート面積の比率制約 | プラズマエッチング時のゲート破壊防止 |
| Signoff | ファウンドリ提出前の最終検証 | DRC/LVS/STA の総合チェック |
まとめ
- DRC は製造可能性を保証するための最も基本的な物理検証
- 設計ルールは、微細化プロセスでの歩留まり確保に不可欠
- P&R ツールの簡易 DRC とサインオフ DRC は役割が異なる
- DRC エラーは後工程ほど修正コストが増大する
- DRC は LVS や STA と並ぶサインオフの柱であり、ゼロエラーが必須
コメント