この記事でわかること
Accellera Systems Initiative は、デジタルとアナログを統合的に検証できる新標準 UVM-MS 1.0 をリリースした。
本記事では、UVM-MS の技術的要点、MS Bridge の構造、そして業界へのインパクトについて解説する。
従来の UVM では扱いにくかった混合信号設計の検証が、どのように効率化されるのかを明らかにする。
UVM-MS 1.0 リリースの背景
Accellera は 2025年2月、「Universal Verification Methodology for Mixed-Signal（UVM-MS）」1.0 Standard のリリースを正式に発表した。
この新標準は、従来の UVM（Universal Verification Methodology）を拡張し、アナログとデジタルが混在する回路を統一的に検証できる フレームワークを提供するものである。
特に、チップレットや3D-ICなどデジタルとアナログが密接に結合する設計の増加に対応し、開発効率と品質を両立することを目的としている。
UVM-MS の技術的構造 — MS Bridge と MS Proxy
UVM-MS の中核を成すのが、次の2つの要素である。
MS Bridge
UVM エージェントと混合信号 DUT（Design Under Test）を接続するためのハードウェア層モジュールである。
デジタルのトランザクションとアナログ信号（電圧・電流など）を相互変換する。
これにより、UVM シーケンスからアナログ挙動（例：ADC入力波形、PLLロック特性など）を直接制御できるようになる。
MS Proxy
MS Bridge を制御する API 層であり、テストベンチ側の UVM トランザクションを受け取り、アナログ操作に変換するインターフェースを提供する。
従来必要だったツール間の個別ラッパーを削減し、再利用性と標準化を両立させる仕組みである。
実務への適用例とメリット
UVM-MS は、以下のような実務シナリオで大きな効果を発揮すると考えられる。
- ADC/DACを含むトランシーバやセンサー回路の検証
- RFミックスドシグナル回路（RFフロントエンドなど）の動作確認
- チップレット間インターフェース検証におけるデジタル制御とアナログ挙動の協調評価
これにより、検証資産の再利用性向上、自動化促進、ツール間整合性の改善が期待される。
業界への影響と今後の展望
UVM-MS は単なる新仕様ではなく、EDAベンダーや半導体企業の設計・検証統合化を推進する重要な標準である。
- ツール対応の拡大：EDAベンダーがMS Bridge互換機能を順次サポートすることで、導入が容易になる。
- 設計段階との連携強化：検証を前提とした設計（DfV: Design for Verification）の普及を後押しする。
- 産業標準としての定着：UVM-MS対応ツールや検証IPの登場が業界全体の進化を加速させるだろう。
今後は、Cadence、Synopsys、Siemens など主要EDAベンダーの対応動向が注目される。
筆者の考察
UVM-MS は「既存UVMの延長上にある現実的な進化」であり、デジタルとアナログの検証を橋渡しする重要な一歩といえる。
特に、AMS設計が増加する現在において、検証チーム間の協働効率化やフロー統一による効果は大きい。
今後は、各ベンダーによる実装事例やツール対応状況が、UVM-MSの普及スピードを左右するだろう。
ソース
コメント