1. この記事で学べること
- 配置配線（P&R）の全体像と役割
- Placement（配置）と Routing（配線）の基本概念
- P&R が設計品質（タイミング、面積、消費電力）に与える影響
- 実務での P&R の流れと使用シーン
- 誤解しやすいポイントと注意点
- 関連する専門用語の体系的理解
2. 概要（全体像）
配置配線（P&R：Place and Route）は、論理設計（RTL → ゲートレベル）で得られたネットリストを、実際の物理レイアウトとしてチップ上に実装する工程です。
P&R は物理設計フローの中心に位置し、以下の 3 要素を同時に満たす必要があります。
- 消費電力（Power）：Power
- 性能（タイミング）：Performance
- 面積（ダイサイズ）：Area
→一般的にPPAと略されます。
P&R は単なる「セルを置いて配線する作業」ではなく、物理的制約と電気的制約を満たしながら最適解を探索する大規模最適化問題です。
3. なぜ重要なのか（背景・目的）
背景
半導体の微細化が進むにつれ、配線遅延がセル遅延を上回るようになり、物理的な配置が性能を支配する時代になりました。そのため、論理設計だけでは性能を保証できず、P&R の品質が SoC 全体の成否を左右します。
目的
- タイミング収束（Timing Closure）
- 配線混雑の解消（Congestion Reduction）
- 電源・クロック品質の確保（IR Drop / EM / Clock Skew）
- 製造ルール（DRC）を満たすレイアウトの生成
P&R は、論理設計と製造のギャップを埋める最重要プロセスと言えます。
4. 基本概念の整理
Placement（配置）
定義
標準セルやマクロ（SRAM、IP ブロック）を、チップ上の適切な位置に配置する工程。
例
- SRAM を中央に置き、周囲にロジックを配置
- タイミングクリティカルなセルを近接配置
実務での意味
配置の良し悪しは、配線長、タイミング、混雑、消費電力に直結する。
Routing（配線）
定義
配置されたセル間を、金属層を使って電気的に接続する工程。
例
- M2 層で水平配線、M3 層で垂直配線
- クロック配線は専用ルールで太く・短く
実務での意味
Routing は DRC、IR Drop、EM（Electromigration）などの物理的制約を満たす必要があり、設計の実現可能性を決める最終工程である。
Timing Closure（タイミング収束）
定義
Setup/Hold の両方のタイミング制約を満たす状態にすること。
例
- クリティカルパスのセルを近づける
- バッファ挿入で遅延調整
実務での意味
P&R の最重要タスク。タイミングが収束しなければ、チップは動作しない。
Congestion（配線混雑）
定義
配線リソースが不足し、配線が通らなくなる状態。
例
- マクロ周辺の狭いチャネル
- 高密度ロジック領域
実務での意味
配線混雑はタイミング悪化・DRC 増加・面積増大を引き起こすため、配置段階からの予防が必須。
5. 誤解しやすい点・注意点
- P&R は自動化されているが「放置で最適解」は得られない
→ Floorplan、制約設定、ライブラリ選択が品質を決める - 配置が悪いと Routing では救えない
→ Congestion は後工程で解消できない - タイミング改善は局所最適化の連続
→ バッファ挿入、セルサイズ変更、配線層変更など - DRC は Routing の後だけでなく、Placement でも発生する
→ マクロ配置やセル密度が原因
6. 関連する専門用語の整理
| 用語 | 定義 | 実務での意味 |
|---|---|---|
| Floorplan | マクロ配置・領域割り当て | P&R の成功を左右する初期条件 |
| Standard Cell | 論理ゲートの物理セル | Placement の基本単位 |
| CTS | クロック配線の生成 | Skew/Latency の最適化 |
| IR Drop | 電源電圧低下 | 電源ネットワーク設計の重要指標 |
| EM | 電流による金属劣化 | 配線寿命・信頼性に影響 |
| DRC | 製造ルールチェック | 量産可能性の判断基準 |
7. まとめ
- 配置配線（P&R）は、論理設計を物理的に実現する中心工程
- Placement と Routing は相互依存し、タイミング・面積・電力を最適化する
- Floorplan と制約設定が品質を決める
- Congestion と Timing Closure は P&R の最大課題
- P&R の理解は、物理設計・SoC 開発の基礎として不可欠
コメント