テストベンチ

1. この記事で学べること

テストベンチ（Testbench）とは、RTL などの設計対象（DUT: Device Under Test）を検証するための“動作環境”を記述したコードのことです。
DUT に入力を与え、出力を監視し、期待値と比較することで、設計が仕様通りに動作するかを確認します。

ハードウェア設計では、バグの修正コストが極めて高いです。
RTL の段階で不具合を取り逃すと、後工程（合成・P&R・製造）での修正は困難で、最悪の場合リスピンが必要になります。

そのため、
「RTL の段階で徹底的に検証する」＝「高品質なテストベンチを作る」
ことが、実務における最重要タスクの一つとなります。

定義
DUT を検証するための環境を記述したコード。

例
クロック生成、リセット制御、入力生成器、出力チェックなど。

実務での意味
テストベンチの品質が検証品質を決める。
DUT が正しくてもテストベンチが誤っていれば、誤検知やバグの見逃しが発生する。

定義
検証対象となる RTL モジュール。

例
ALU、FIFO、AXI インタフェースなど。

実務での意味
テストベンチは DUT を“囲む”形で動作する。

定義
DUT に与える入力信号の変化。

例
データ書き込み、リセット解除、ランダム入力など。

実務での意味
Stimulus の網羅性が検証の深さを決める。

定義
DUT の出力を監視し、期待値と比較する仕組み。

例

実務での意味
自動化されたチェックは、検証効率を大きく向上させる。