Verilog-AMS

Verilog-AMS（Verilog Analog/Mixed-Signal）は、アナログ（Verilog-A）とデジタル（Verilog）を統合した HDL で、アナログ・ミックスドシグナル（AMS）回路の動作を一つのモデルで表現できる言語です。

SoC の中でアナログとデジタルが密接に連携する現代では、Verilog-AMS は AMS 検証の中心的な技術になっています。

1. Verilog-AMS とは何か

Verilog-AMS は、以下の2つを統合した言語：

• Verilog（デジタル）
  → イベント駆動、RTL 記述、always ブロック
• Verilog-A（アナログ）
  → 連続時間、微分方程式、ノイズ、アナログ振る舞いモデル

これにより、アナログとデジタルが混在する回路を一つのモデルで表現できる。

2. Verilog-AMS が使われる場面

● ADC / DAC の統合モデル

• デジタル制御
• アナログサンプリング
• 量子化
• ノイズ
  これらを一つのモデルで表現できる。

● PLL（Phase-Locked Loop）

• デジタル制御ロジック
• アナログ VCO
• ループフィルタ
• 位相比較器
  → AMS 検証に最適。

● SoC の AMS ブロック検証

• PMIC
• センサ I/F
• アナログフロントエンド
• 高速 SerDes の一部

● ファームウェアとの協調検証

RTL 完成前に FW を動かすための抽象モデルとして使われる。

3. Verilog-AMS の基本構造

Verilog-AMS は デジタルとアナログの両方を記述できる。

● デジタル部分（Verilog）

always @(posedge clk)
  out <= in1 & in2;

● アナログ部分（Verilog-A）

analog begin
  V(out) <+ gain * (V(inp) - V(inn));
end

● 両者の連携（クロスイベント）

analog begin
  @(cross(V(inp) - 0.5, +1)) flag = 1;
end

→ アナログのイベントでデジタル信号を更新できる。

4. Verilog-AMS の強み

● アナログとデジタルを同時に扱える

→ ADC、PLL、センサなどの複合回路に最適。

● シミュレーションが高速

→ SPICE では遅すぎる大規模 AMS 回路を高速に検証できる。

● モデルの抽象度を自由に変えられる

• ビット精度
• 連続時間
• TLM 風の抽象化
  など、用途に応じて調整可能。

● IP のブラックボックス化に使える

内部回路を隠しつつ、動作だけ提供できる。

5. Verilog-A との違い

6. まとめ

Verilog-AMS は、アナログ（Verilog-A）＋ デジタル（Verilog）を統合した強力な言語で、AMS 検証の中心的存在。

ソース

Download Verilog-AMS (Analog/Mixed-Signal) - Accellera Systems Initiative

accellera.org